Gjør som tusenvis av andre bokelskere
Abonner på vårt nyhetsbrev og få rabatter og inspirasjon til din neste leseopplevelse.
Ved å abonnere godtar du vår personvernerklæring.Du kan når som helst melde deg av våre nyhetsbrev.
Design of Cost-Efficient Interconnect Processing Units
- Spidergon STNoC
- Bindende:
- Hardback
- Sider:
- 288
- Utgitt:
- 17. september 2008
- Dimensjoner:
- 156x234x25 mm.
- Vekt:
- 700 g.
Gratis frakt
Leveringstid:
2-4 uker
Forventet levering: 31. mars 2025
Beskrivelse av Design of Cost-Efficient Interconnect Processing Units
Examines the technology that is set to replace well-known shared bus architectures, such as STBus, for demanding multiprocessor system-on-chip (SoC) applications. This book shows how the System-on-Chip and Network-on-Chip technology works why developers designed it the way they did the system-level design methodology.
Brukervurderinger av Design of Cost-Efficient Interconnect Processing Units
Vurder denne boken
Du må være innlogget for å vurdere denne boken.Andre har også kjøpt..
Finn lignende bøker
Boken Design of Cost-Efficient Interconnect Processing Units finnes i følgende kategorier:
Du kan når som helst melde deg av våre nyhetsbrev.
© 2025 Tales.no
