Gjør som tusenvis av andre bokelskere
Abonner på vårt nyhetsbrev og få rabatter og inspirasjon til din neste leseopplevelse.
Ved å abonnere godtar du vår personvernerklæring.Du kan når som helst melde deg av våre nyhetsbrev.
Improving Performance and Reducing Power with Hardware Acceleration - Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
- Bindende:
- Paperback
- Sider:
- 96
- Utgitt:
- 30. desember 2008
- Dimensjoner:
- 152x229x5 mm.
- Vekt:
- 141 g.
Gratis frakt
Leveringstid:
2-4 uker
Forventet levering: 2. oktober 2025
Brukervurderinger av Improving Performance and Reducing Power with Hardware Acceleration - Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Vurder denne boken
Du må være innlogget for å vurdere denne boken.Andre har også kjøpt..
Finn lignende bøker
Boken Improving Performance and Reducing Power with Hardware Acceleration - Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow finnes i følgende kategorier: