Utvidet returrett til 31. januar 2025

Logic Synthesis and Verification Algorithms

Om Logic Synthesis and Verification Algorithms

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

Vis mer
  • Språk:
  • Engelsk
  • ISBN:
  • 9781475770360
  • Bindende:
  • Paperback
  • Sider:
  • 564
  • Utgitt:
  • 18. mars 2013
  • Utgave:
  • 11996
  • Dimensjoner:
  • 178x254x31 mm.
  • Vekt:
  • 1126 g.
  • BLACK NOVEMBER
  Gratis frakt
Leveringstid: 2-4 uker
Forventet levering: 18. desember 2024

Beskrivelse av Logic Synthesis and Verification Algorithms

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

Brukervurderinger av Logic Synthesis and Verification Algorithms



Finn lignende bøker
Boken Logic Synthesis and Verification Algorithms finnes i følgende kategorier:

Gjør som tusenvis av andre bokelskere

Abonner på vårt nyhetsbrev og få rabatter og inspirasjon til din neste leseopplevelse.